vivado支持的器件

Vivado Design Suite是一款强大的FPGA设计和开发工具，支持广泛的器件。根据引用和引用中提到的信息，Vivado Design Suite 2018.3版本支持的器件包括但不限于以下几种:
- Artix-7系列
- Kintex-7系列
- Virtex-7系列
- UltraScale系列
- UltraScale+系列

当然，这只是Vivado 2018.3版本支持的一部分器件。Vivado还支持其他型号的器件，具体支持的器件型号请参考Xilinx官方网站或Vivado设计套件用户指南。

相关问题

Vivado如何支持用户自定义滞回比较器？

Vivado是Xilinx提供的 FPGA综合工具，它允许用户通过高级综合语言（如Verilog或 VHDL）来自定义硬件模块，包括滞回比较器。对于自定义滞回比较器，开发者可以：

1. **设计电路**: 使用Verilog或VHDL编写一个基本的滞回比较器模块，通常包含输入、参考电压、阈值寄存器以及状态机部分，用于处理信号超过阈值时的状态转换。

module custom Comparator(
    input wire [n:0] in_A,
    input wire ref_V,
    output reg [1:0] compare_out // 例如2位输出，表示高电平或低电平
);
...
always @(posedge clk) begin
   if (in_A > ref_V)
       compare_out <= '1'; // 当输入大于参考时，输出高电平
   else if (in_A < ref_V)
       compare_out <= '0'; // 否则输出低电平
   else // 输入等于参考值
      case(compare_out) // 滞回部分
         1'b0: compare_out <= '0'; // 输出保持不变，直到下一个上升沿
         1'b1: compare_out <= '1';
      endcase
end
...
endmodule

2. **集成到项目**: 将这个自定义模块添加到Vivado的设计中，作为IP核或块级设计（Block Design），并配置其输入参数。

3. **验证和合成**: 使用Vivado的仿真器验证功能确认设计的正确性，然后进行综合（Synthesis）生成硬件描述语言(HLS)或门级网表文件。

4. **实施和下载**: 最后将设计导入目标FPGA器件，并下载到板上进行测试。

如何在Vivado中设置ModelSim仿真路径，并成功编译器件库以支持FPGA设计的仿真验证？

在进行FPGA设计的仿真验证时，熟练掌握Vivado与ModelSim的集成是必不可少的。为了在Vivado中配置ModelSim仿真工具，首先，您需要明确ModelSim的安装路径。这一步骤在Vivado的“Tools” -> “Options”中设置，确保Vivado能够识别ModelSim的位置。接下来，针对器件库的编译，需要在ModelSim的安装目录下创建一个专用文件夹用于存放编译结果，例如命名为“vivado2014_lib”。通过Vivado的“Tools” -> “CompileSimulationLibraries”命令，指定仿真工具为ModelSim，并根据设计需求选择合适的语言、库和器件家族。编译路径应指向之前创建的文件夹，并设置ModelSim的执行文件路径。完成设置后，点击“Compile”开始编译过程。编译完成后，检查生成的编译报告，确认无警告和错误，这表示编译成功。最后，在每个新工程的仿真设置中，通过“Flow” -> “SimulationSettings”或者流程向导中选择“SimulationSettings”，配置仿真工具和器件库路径，以确保Vivado能够正确调用ModelSim和编译好的器件库进行仿真验证。此过程在《Vivado配置与ModelSim集成及器件库编译教程》中有详细的介绍，是您完成这一配置过程不可或缺的资源。

参考资源链接：[Vivado配置与ModelSim集成及器件库编译教程](https://wenku.csdn.net/doc/8b4cgkaj97?spm=1055.2569.3001.10343)