verlog流水灯代码，并用一个按键反向移动

以下是一个带有按键输入的Verilog流水灯代码示例，按下按键时LED灯状态向右移动：

module shift_register(
  input clk,
  input rst,
  input btn,
  output reg [7:0] led
);

reg [7:0] shift_reg;

always @(posedge clk) begin
  if (rst) begin
    shift_reg <= 8'b00000001; // 初始值为第一位为1，其余位为0
  end else if (btn) begin
    shift_reg <= {shift_reg[0], shift_reg[7:1]}; // 右移一位
  end else begin
    shift_reg <= {shift_reg[6:0], shift_reg[7]}; // 左移一位
  end
end

assign led = shift_reg;

endmodule

这个代码和之前的流水灯代码类似，但多了一个按键输入。当按键被按下时，LED灯的状态向右移动一位，否则向左移动一位。你可以将这个模块实例化并连接到一个FPGA平台上，用8个LED灯显示输出，并连接一个按键输入。当按键被按下时，LED灯的状态会向右移动一位，从而产生反向流水灯效果。

相关问题

写一个verilog流水灯代码

module flow_light(
input clk,
output reg [7:0] led
);

reg [2:0] cnt;

always @(posedge clk) begin
case(cnt)
3'd0: led <= 8'b00000001;
3'd1: led <= 8'b00000010;
3'd2: led <= 8'b00000100;
3'd3: led <= 8'b00001000;
3'd4: led <= 8'b00010000;
3'd5: led <= 8'b00100000;
3'd6: led <= 8'b01000000;
3'd7: led <= 8'b10000000;
endcase
cnt <= cnt + 1;
end

endmodule

Verilog生成一个流水灯代码

下面是一个简单的Verilog代码，用于生成流水灯：

module shift_register(
  input clk, // 时钟信号
  input rst, // 复位信号
  output reg [7:0] led // 输出信号，控制LED灯
);

reg [7:0] shift_reg; // 移位寄存器，用于存储灯的状态

always @(posedge clk or posedge rst) begin
  if (rst) begin // 复位时，将寄存器的值清零
    shift_reg <= 8'b0;
  end else begin // 每次时钟上升沿，将寄存器的值左移一位
    shift_reg <= {shift_reg[6:0], shift_reg[7]};
  end
end

// 将移位寄存器的值输出到LED灯
assign led = shift_reg;

endmodule

这个模块包含一个时钟信号 `clk`，一个复位信号 `rst`，和一个8位的输出信号 `led`，用于控制LED灯。每次时钟上升沿，移位寄存器中的值向左移动一位，然后将移位寄存器的值输出到LED灯。复位信号 `rst` 用于将移位寄存器的值清零，重新开始流水灯的循环。