74ls138和74ls20实现全加器的逻辑表达式

74LS138是一个3-to-8译码器，不适合用来实现全加器的逻辑表达式。而74LS20是一个双四输入与门，也无法直接实现全加器的逻辑表达式。

通常实现全加器的逻辑电路，需要使用基本逻辑门（与门、或门、非门等），并通过组合逻辑的方式构建出全加器的逻辑表达式。常用的实现方式包括：

1. 使用两个半加器（Half Adder）和一个或门（OR Gate）构成全加器，其中半加器可以使用74LS20实现。全加器的逻辑表达式为：

S = A ⊕ B ⊕ C
C_out = (A ∧ B) ∨ (C ∧ (A ⊕ B))

2. 使用一个全加器和一个多路选择器（Multiplexer）构成多位全加器，其中多路选择器可以使用74LS138实现。多位全加器的逻辑表达式为：

S = (A ⊕ B) ⊕ C_in
C_out = (A ∧ B) ∨ (C_in ∧ (A ⊕ B))

以上两种实现方式仅供参考，具体电路实现需要根据具体需求和条件进行调整。