某计算机系统的 DRAM 存储器访问时间为:发送地址 1 个时钟,每次访存的初始 化需要 16 个时钟,每发送 1 个数据字需要 1 个时钟。如果主存块大小为 4 个字, DRAM 存储器采用四体交叉存储,单体存取宽度为 1 个字,CPU 与 DRAM 之间 支持突发传输数据。则该系统中 Cache 一次失靶损失的时钟数至少是
时间: 2024-04-14 10:30:49 浏览: 382
DRAM读写控制时序
4星 · 用户满意度95%
Cache一次失靶损失的时钟数取决于两个方面:初始化开销和数据传输开销。
1. 初始化开销:
每次访存的初始化需要16个时钟,这是在Cache失靶之后从主存中加载数据到Cache所需的时间。
2. 数据传输开销:
主存块大小为4个字,而DRAM存储器采用四体交叉存储,意味着每次可以传输4个字。每发送一个数据字需要1个时钟,所以一个主存块的数据传输需要4个时钟。
因此,Cache一次失靶损失的时钟数至少是初始化开销和数据传输开销之和:
16个时钟(初始化开销) + 4个时钟(数据传输开销)= 20个时钟
所以,该系统中Cache一次失靶损失的时钟数至少是20个时钟。
阅读全文