vivado项目消抖

### Vivado项目中的消抖设计解决方案

在FPGA开发过程中，按键去抖动是一个常见的需求。为了实现可靠的输入信号处理，在硬件描述语言（HDL）中加入有效的消抖逻辑至关重要。

对于Vivado项目的具体实现方式如下：

#### 使用计数器方法来消除按钮抖动
一种常用的方法是在检测到电平变化时启动一个定时器，并等待一段时间后再确认该状态的变化是否有效。这段延迟时间通常设置为几十毫秒，足以过滤掉机械开关产生的瞬态噪声[^1]。

module debounce (
    input wire clk,
    input wire rst_n,
    input wire btn_in,
    output reg debounced_out
);
    
    parameter DEBOUNCE_PERIOD = 25_000; // Adjust based on clock frequency
    
    reg [31:0] counter;
    reg last_btn_state;

    always @(posedge clk or negedge rst_n) begin : proc_debounce
        if (!rst_n) begin
            counter <= 0;
            last_btn_state <= 0;
            debounced_out <= 0;
        end else begin
            if (counter >= DEBOUNCE_PERIOD - 1) begin
                if (last_btn_state != btn_in) begin
                    last_btn_state <= btn_in;
                    debounced_out <= !debounced_out;
                end
                counter <= 0;
            end else begin
                if (btn_in !== last_btn_state)
                    counter <= counter + 1;
                else
                    counter <= 0;
            end
        end
    end
endmodule

此模块接收来自外部世界的原始未稳定信号`btn_in`作为输入，并输出经过滤波后的干净版本`debounced_out`给后续电路使用。通过调整参数`DEBOUNCE_PERIOD`可以改变所需的延长时间以适应不同的应用场景和工作频率下的最佳性能表现。