Error (10500): VHDL syntax error at dianzhen.vhd(76) near text "THEN"; expecting "<="并且第76行附近的代码是PRCOESS(start)--开始循环 BEGIN IF(start'event AND start = '1')THEN beginning <='0'; ending <='0'; END IF; END PROCESS;,请你仔细分析原因
时间: 2023-06-12 16:07:43 浏览: 98
VHDL-Model.rar_sort.vhd VHDL
在 VHDL 中,条件语句必须用 "<=" 而不是 "THEN" 进行连接。因此,你需要将代码中的 "THEN" 替换为 "<="。
修改后的代码如下:
```
PROCESS(start)
BEGIN
IF(start'event AND start = '1')THEN
beginning <='0';
ending <='0';
END IF;
END PROCESS;
```
阅读全文