verilog 代码 CRC- 8 x^8+x^5+X^4+1 查找表程序 数据位宽为64bit 有8bit in_valid

以下是基于查找表的 Verilog 代码实现：

module crc8_lut(
  input        clk,
  input [7:0]  in_data,
  input        in_valid,
  output reg   [7:0] out_crc
);

  reg [7:0] crc;
  reg [7:0] lut [0:255] = '{256{8'h00}}; // 初始化查找表

  initial begin
    // 填充查找表
    for (int i = 0; i < 256; i = i + 1) begin
      crc = i;
      for (int j = 0; j < 8; j = j + 1) begin
        if (crc[7] == 1) begin
          crc = {crc[6:0], 1'b0} ^ 8'h1D; // 多项式 x^8+x^5+x^4+1
        end else begin
          crc = {crc[6:0], 1'b0};
        end
      end
      lut[i] = crc;
    end
  end

  always @(posedge clk) begin
    if (in_valid) begin
      out_crc <= lut[{out_crc, in_data}];
    end
  end

endmodule

该代码将输入的 64 位数据按 8 位一组进行处理，每次取一个字节进行异或运算并查找查找表，最终输出 8 位 CRC 校验结果。其中，查找表的初始化在 `initial` 语句块中完成，根据多项式 x^8+x^5+x^4+1 计算所有可能输入的 8 位 CRC 校验值，并填充到查找表中。在时钟上升沿时，如果输入信号 `in_valid` 为高电平，则将输入信号 `in_data` 与当前的 CRC 校验结果 `out_crc` 一起作为查找表的索引，取出对应的 CRC 校验值更新输出信号 `out_crc`。