3. led流水灯实验输入信号为时钟和复位，led灯的状态没0.2s改变一次，同一时刻下只能有一只led灯亮，其余的led灯灭。最后通过移位寄存器输出信号给四个led灯。新建verilog文件

在Verilog设计语言中，LED流水灯实验通常涉及到计数器、移位寄存器以及触发器等模块。首先，你需要定义一个模块，比如`LEDController`，并设置输入信号`clk`（时钟）、`rst`（复位）以及存储LED状态的`shift_data`。以下是一个简单的示例：

module LEDController(
    input wire clk,      // 时钟信号
    input wire rst,      // 复位信号
    input [3:0] shift_data,   // 输入移位数据，对应4个LED
    output reg [3:0] led_output // 输出LED状态
);

// 使用同步清零的D型锁存器作为移位寄存器
reg [3:0] shift_reg;

always @(posedge clk or posedge rst) begin
    if (rst) begin
        shift_reg <= 4'b0;    // 当rst有效时，所有LED置零
        led_output <= 4'b0;
    end else if (posedge clk) begin
        shift_reg <= shift_reg << 1;  // 每次时钟上升沿，移位寄存器左移一位
        led_output = {shift_reg[3], shift_reg[2], shift_reg[1], shift_reg[0]};  // 取出移位后的最高位作为当前LED状态
    end
end

assign led_output[shift_data] = 1;  // 根据shift_data选择点亮的LED

endmodule