74ls192引脚图及真值表

### 74LS192 引脚图与真值表

#### 74LS192概述
74LS192 是一款双十进制同步可逆计数器/分频器集成电路。该器件能够实现加法和减法计数功能，并提供清零和置位控制信号。

#### 引脚定义
| 引脚编号 | 符号 | 描述 |
|----------|------------|--------------------------------|
| 1 | QA | 计数输出 A (最低有效位) |
| 2 | QB | 计数输出 B |
| 3 | QC | 计数输出 C |
| 4 | QD | 计数输出 D (最高有效位) |
| 5 | RCO | 进位输出 |
| 6 | ENT | 加载使能端子 |
| 7 | GND | 接地 |
| 8 | MR | 主复位 |
| 9 | CPu | 上升沿触发脉冲输入 |
| 10 | CPd | 下降沿触发脉冲输入 |
| 11 | LD | 并行加载控制 |
| 12 | DATAA | 数据输入 A |
| 13 | DATAB | 数据输入 B |
| 14 | DATAC | 数据输入 C |
| 15 | DATALD | 数据输入 D |
| 16 | VCC | 正电源供电 |

#### 真值表
下表展示了74LS192在不同输入条件下的工作状态：

| CPu | CPd | ENT | LD | MR | 输入数据(DATAA-DATALD) | 输出(QA-QD) | 动作描述 |
|--|
| X | X | L | X | X | X | 不变 | 当ENT=低电平时，保持当前计数值不变 |
| H | X | H | X | X | X | 增加 | 当CPu上升沿到来时，执行加法操作 |
| X | H | H | X | X | X | 减少 | 当CPd下降沿到来时，执行减法操作 |
| X | X | H | H | X | 高四位 | 设置为高四位| 当LD=高电平并有有效的四个高位输入时设置新值 |
| X | X | X | X | H | X | 清零 | 当MR=高电平时，强制所有输出变为0 |

此表格总结了主要的操作模式及其对应的逻辑电平组合[^自动生成]。

请注意上述引脚图和真值表基于一般性的74系列IC特性构建，具体细节可能因制造商而异。