写一份以太网转光纤的VEILOG代码

以下是一个简单的以太网转光纤的Verilog代码示例：

module ethernet_to_fiber (
  input clk,             // 时钟输入
  input rst_n,           // 复位输入
  input [7:0] eth_data_in,   // 以太网输入数据
  input eth_valid_in,    // 以太网输入数据有效信号
  output [7:0] fiber_data_out, // 光纤输出数据
  output fiber_valid_out  // 光纤输出数据有效信号
);

  reg [7:0] eth_data_reg;  // 以太网数据寄存器
  reg eth_valid_reg;   // 以太网数据有效信号寄存器

  always @(posedge clk or negedge rst_n) begin
    if (~rst_n) begin
      eth_data_reg <= 8'b0;
      eth_valid_reg <= 1'b0;
    end else begin
      if (eth_valid_in) begin
        eth_data_reg <= eth_data_in;
        eth_valid_reg <= 1'b1;
      end else begin
        eth_valid_reg <= 1'b0;
      end
    end
  end

  assign fiber_data_out = eth_data_reg;
  assign fiber_valid_out = eth_valid_reg;

endmodule

该代码模块包含一个时钟输入、一个复位输入、一个8位的以太网数据输入和一个以太网数据有效信号输入，还有一个8位的光纤数据输出和一个光纤数据有效信号输出。

在时钟信号的上升沿或复位信号的下降沿触发时，该模块将以太网输入数据存储到以太网数据寄存器中，并将以太网数据有效信号存储到以太网数据有效信号寄存器中。如果以太网输入数据有效信号为低电平，则该模块将光纤数据有效信号输出为低电平。

最后，将以太网数据寄存器的值分配给光纤数据输出，并将以太网数据有效信号寄存器的值分配给光纤数据有效信号输出。这样，就完成了以太网转光纤的Verilog代码的编写。