Error (10170): Verilog HDL syntax error at Verilog1.v(1) near text ";"; expecting ".", or an identifier

这个错误信息提示在 Verilog1.v 文件的第一行有语法错误，期望是一个点号或标识符，而不是分号。可能是语法不正确导致的，你需要检查 Verilog1.v 文件的语法是否正确。可以尝试在文件的第一行加入一个模块声明，例如：

module Verilog1();

然后再编译一遍看看是否还会出现相同的错误。

相关问题

Error (10170): Verilog HDL syntax error at digital_tube_display.v(41) near text "always"; expecting an identifier ("always" is a reserved keyword )

这个错误提示是因为你在Verilog代码的第41行或者之前使用了`always`这个关键字，但是`always`是Verilog中的保留字，不能作为标识符。

可能的原因是你在声明组合逻辑电路时使用了`always`，而组合逻辑应该使用`assign`语句或者`always @(*)`语句。

你可以检查代码，将`always`改为`assign`或者`always @(*)`，这样就可以解决这个错误。

always @ (posedge clk ) begin if (rst) begin seg = 4'b0000; end Error (10170): Verilog HDL syntax error at keshe11.v(84) near text "always"; expecting ";", or "@", or "end", or an identifier ("always" is a reserved keyword ), or a system task, or "{", or a sequential statement错误怎么改

这个错误提示是因为 always 前面缺少了一个语句块的括号，应该在 always 后面添加一个 begin/end 语句块，像这样：

always @(posedge clk) begin
    if (rst) begin
        seg = 4'b0000;
    end
end

这样就可以消除这个错误了。