Verilog设计16路彩灯控制器，可以从2到7变换花型显示，有复位开关，有快慢两种节拍，以及sim.v仿真程序，并解释输出的程序，分三次输出。请输出正确的程序

以下是基于 Verilog 的 16 路彩灯控制器设计：

module led_controller(
    input clk, // 时钟信号
    input rst, // 复位信号
    input [2:0] mode, // 花型模式选择信号
    input [1:0] tempo, // 节拍选择信号
    output reg [15:0] led // 彩灯输出信号
);

reg [2:0] counter = 0; // 计数器，用于控制花型
reg [2:0] tempo_cnt = 0; // 节拍计数器，用于控制节拍
reg [3:0] pattern [0:7] = {4'hF, 4'hE, 4'hC, 4'h9, 4'h6, 4'h3, 4'h1, 4'h0}; // 花型模式
reg [15:0] mask [0:7] = {16'hFFFF, 16'hFFFE, 16'hFFFC, 16'hFFF9, 16'hFFF6, 16'hFFF3, 16'hFFF1, 16'h0000}; // 花型掩码

always@(posedge clk or posedge rst) begin
    if(rst) begin // 复位
        counter <= 0;
        tempo_cnt <= 0;
        led <= 0;
    end else begin
        tempo_cnt <= tempo_cnt + 1; // 节拍计数器加 1
        if(tempo_cnt == tempo) begin // 判断是否达到节拍计数器的阈值
            tempo_cnt <= 0; // 节拍计数器清零
            counter <= counter + 1; // 计数器加 1
            if(counter == 8) counter <= 0; // 判断是否达到计数器的阈值
        end
        led <= ~(pattern[mode]*mask[counter]); // 输出彩灯信号
    end
end

endmodule

sim.v 仿真程序：

module tb_led_controller;

reg clk;
reg rst;
reg [2:0] mode;
reg [1:0] tempo;
wire [15:0] led;

led_controller dut(
    .clk(clk),
    .rst(rst),
    .mode(mode),
    .tempo(tempo),
    .led(led)
);

initial begin
    clk = 0;
    forever #5 clk = ~clk;
end

initial begin
    rst = 1;
    #10 rst = 0;
end

initial begin
    mode = 3;
    tempo = 1;
    #100 $finish;
end

endmodule

输出程序的含义：

首次输出：彩灯信号为全亮状态，表示复位状态。

第二次输出：彩灯信号按照模式 3 和节拍 1 进行变化。

第三次输出：仿真结束，终止仿真程序。