要求画出四位二进制数左移、右移同步时序逻辑电路的电路图。提示：简化下图，并用与非门实现激励函数表达式。删除并行置数功能和保持功能。

要设计四位二进制数的左移和右移同步时序逻辑电路，我们可以使用基本的组合逻辑元素和触发器。首先，我们需要两个独立的电路模块：一位移位寄存器（Shift Register）和控制电路。

1. **左移同步电路**:
- 使用四个D型触发器组成一个4位移位寄存器，每个触发器代表一位数据。
- 控制部分包含一个左移控制信号（L_Shift）。当L_Shift为高时，输入的数据会从最右边的触发器移入第一位，其余触发器依次将当前值传到下一个位置。可以用一个与非门（AND NOT Gate）来生成这个控制信号，如果前一个触发器的状态为0，则允许数据左移。

2. **右移同步电路**:
- 类似地，另一个4位D型触发器数组用于存储数据，右移（R_Shift）信号控制数据的移动。当R_Shift为高时，数据从第一位移至最右边。右移控制逻辑也通过与非门实现，如果当前触发器状态为1，则允许数据右移。

由于题目要求简化，我们不需要并行置数功能和保持功能，这意味着输入的新数据不会同时影响所有触发器，而且每个触发器的状态只会在信号变化时更新。

下面是电路的大致示意图：

+---------+-------------+---------------------+
| 输入     | D-Type触发器 | 控制逻辑 (AND NOT) |
+---------+-------------+---------------------+
| Q3      | Q2          | L_Shift = !Q3        |
|         | Q1          | R_Shift = !Q1        |
|         | Q0 (In)     |                     |
+---------+-------------+---------------------+
|         |             | 输出                 |
+---------+-------------+---------------------+
| Q0 (Out)| Q1 (Out)    | Q2 (Out)            |
|         | Q3 (Out)    |                      |
+---------+-------------+---------------------+