verilog加法器的测试代码

下面是一个简单的Verilog加法器的测试代码示例：

module adder_test;
  reg [3:0] A, B;
  wire [4:0] SUM;

  adder UUT (
    .A(A),
    .B(B),
    .SUM(SUM)
  );

  initial begin
    A = 4'b0000;
    B = 4'b0011;

    #10;

    $display("A = %b", A);
    $display("B = %b", B);
    $display("SUM = %b", SUM);
  end
endmodule

module adder (
  input [3:0] A,
  input [3:0] B,
  output [4:0] SUM
);
  assign SUM = A + B;
endmodule

相关问题

verilog加法器代码和测试代码

以下是一个简单的 4 位加法器的 Verilog 代码和测试代码：

Verilog 代码：

module adder4bit(input [3:0] a, b, output [3:0] sum);
    assign sum = a + b;
endmodule

测试代码：

module test_adder4bit;
    reg [3:0] a, b;
    wire [3:0] sum;
    
    adder4bit dut(.a(a), .b(b), .sum(sum));
    
    initial begin
        // 测试用例 1
        a = 4'b0000;
        b = 4'b0000;
        #10;
        $display("sum=%d", sum);
        
        // 测试用例 2
        a = 4'b0011;
        b = 4'b0100;
        #10;
        $display("sum=%d", sum);
        
        // 测试用例 3
        a = 4'b1111;
        b = 4'b0001;
        #10;
        $display("sum=%d", sum);
        
        // 测试用例 4
        a = 4'b1000;
        b = 4'b1000;
        #10;
        $display("sum=%d", sum);
    end
endmodule

在这个测试代码中，我们使用了一个名为 `adder4bit` 的模块，并声明了一个输入向量 `a` 和 `b`，以及一个输出向量 `sum`。我们使用了 `assign` 语句来为 `sum` 赋值，这个值就是输入向量 `a` 和 `b` 的和。

在测试模块中，我们声明了 `reg` 类型的 `a` 和 `b`，以及 `wire` 类型的 `sum`。我们实例化了 `adder4bit` 模块，并将输入和输出端口连接到 `a`、`b` 和 `sum` 上。最后，在 `initial` 语句块中，我们为这个加法器编写了四个测试用例，并在每个测试用例之后使用 `$display` 函数来显示输出结果。

verilog四位加法器测试代码

以下是一个简单的四位加法器的 Verilog 测试代码：

module adder_test;

  // 输入信号
  reg [3:0] input1;
  reg [3:0] input2;
  reg clock;

  // 输出信号
  wire [4:0] output;

  // 实例化被测试的四位加法器
  adder dut(
    .input1(input1),
    .input2(input2),
    .clock(clock),
    .output(output)
  );

  // 时钟信号的生成
  always #1 clock = ~clock;

  // 测试用例
  initial begin
    // 测试 1 + 2 = 3
    input1 = 4'b0001;
    input2 = 4'b0010;
    #10;
    if (output !== 5'b0011) $display("Test 1 failed.");

    // 测试 5 + 5 = 10
    input1 = 4'b0101;
    input2 = 4'b0101;
    #10;
    if (output !== 5'b1010) $display("Test 2 failed.");

    // 测试 15 + 1 = 0 (由于溢出)
    input1 = 4'b1111;
    input2 = 4'b0001;
    #10;
    if (output !== 5'b0000) $display("Test 3 failed.");

    // 测试 8 + 7 = 15
    input1 = 4'b1000;
    input2 = 4'b0111;
    #10;
    if (output !== 5'b1111) $display("Test 4 failed.");

    $display("All tests passed successfully.");
    $finish;
  end

endmodule

在测试代码中，我们首先实例化了我们要测试的四位加法器，然后生成了一个时钟信号，用于控制测试用例的执行。每个测试用例中，我们设置输入信号的值，等待一段时间，然后检查输出信号是否符合预期。如果测试失败，我们使用 `$display` 语句打印一条失败消息。最后，我们使用 `$finish` 语句结束测试。