用块内存生成IP核并进行写数据、读数据测试。要求单端口RAM，端口数据线的宽度为8位，内存地址线为8位。

以下是使用 Vivado 设计工具生成单端口RAM IP 核，并进行写数据、读数据测试的步骤：

1. 打开 Vivado 工具，创建一个新工程，并在工程中添加一个新的 IP 核。

2. 在 IP 目录下选择 Memory & Storage，在下拉菜单中选择 Block Memory Generator，单击 Next。

3. 在 Block Memory Generator 配置向导中，选择 Single Port RAM，输入端口数据线宽度为8位，内存地址线宽度为8位，单击 Next。

4. 在下一个页面中，可以配置 IP 核的名称、时钟频率、存储容量等参数。根据需要进行配置，并单击 Next。

5. 在下一个页面中，可以选择不同的接口类型和数据格式。根据需要进行配置，并单击 Next。

6. 在下一个页面中，可以进行高级配置，如读写时序、时钟分频等。根据需要进行配置，并单击 Next。

7. 在下一个页面中，可以进行 IP 核的端口映射。根据需要进行配置，并单击 Next。

8. 在下一个页面中，可以进行 IP 核的仿真和验证。根据需要进行配置，并单击 Finish。

9. 在 Vivado 工具中，生成 IP 核的 Verilog 代码，并将其添加到设计中。

10. 在设计中，添加一个时钟信号和一个复位信号，并将其连接到 IP 核中。

11. 在设计中，添加两个测试模块，一个用于写数据，另一个用于读数据。写数据模块可以通过时钟信号和复位信号控制，向 IP 核中写入指定的数据。读数据模块可以通过时钟信号和复位信号控制，从 IP 核中读取指定的数据。

12. 在设计中，将测试模块和 IP 核连接起来，并进行仿真测试。可以通过仿真波形来验证写数据和读数据的正确性。

以上是使用 Vivado 工具生成单端口RAM IP 核，并进行写数据、读数据测试的基本步骤。具体实现过程可能因版本不同而略有差异，需要根据具体情况进行调整。