假设某机器中配有地址空间为0000H~3FFFH的ROM区,再用8K×8位的芯片构成40K×16位的RAM区,起始地址为6000H。CPU地址总线16根、数据总线16根。问: (1) 如何设计地址译码方案? (2) 画出芯片构建RAM的框图。 (3) 画出ROM及RAM与CPU的连接框图。
时间: 2024-02-06 07:10:23 浏览: 23
(1) 地址译码方案如下:
- CPU地址线A15接ROM芯片的CE端口,使得当CPU访问地址为0000H~3FFFH时,ROM芯片被选中。
- CPU地址线A14~A0接RAM芯片的A13~A1端口,使得当CPU访问地址为6000H~7FFFH时,RAM芯片被选中。
(2) RAM构建框图如下:
```
+------------+
A13 -|A13 A1|- D0
A12 -|A12 A2|- D1
A11 -|A11 A3|- D2
A10 -|A10 A4|- D3
A9 -|A9 A5|- D4
A8 -|A8 A6|- D5
A7 -|A7 A7|- D6
A6 -|A6 A8|- D7
A5 -|A5 A9|-
A4 -|A4 A10|-
A3 -|A3 A11|-
A2 -|A2 A12|-
A1 -|A1 A13|-
A0 -|A0 CE|-RAM
CPU-D0 -|D0 OE|-RAM
CPU-D1 -|D1 WE\|-RAM
CPU-D2 -|D2 D0|-RAM
CPU-D3 -|D3 D1|-RAM
CPU-D4 -|D4 D2|-RAM
CPU-D5 -|D5 D3|-RAM
CPU-D6 -|D6 D4|-RAM
CPU-D7 -|D7 D5|-RAM
+------------+
CE: 芯片使能端
OE: 输出使能端
WE: 写使能端
```
(3) ROM及RAM与CPU的连接框图如下:
```
+------------+
| |
| |
A15 -|CE CE |- ROM
A14 -| |
A13 -|A13 A1|- RAM
A12 -|A12 A2|-
A11 -|A11 A3|-
A10 -|A10 A4|-
A9 -|A9 A5|-
A8 -|A8 A6|-
A7 -|A7 A7|-
A6 -|A6 A8|-
A5 -|A5 A9|-
A4 -|A4 A10|-
A3 -|A3 A11|-
A2 -|A2 A12|-
A1 -|A1 A13|-
A0 -|A0 CE|- RAM
CPU-D0 -|D0 OE|- RAM
CPU-D1 -|D1 WE\|- RAM
CPU-D2 -|D2 D0|- RAM
CPU-D3 -|D3 D1|- RAM
CPU-D4 -|D4 D2|- RAM
CPU-D5 -|D5 D3|- RAM
CPU-D6 -|D6 D4|- RAM
CPU-D7 -|D7 D5|- RAM
| |
| |
+------------+
```