如何用VHDL生成随机数

可以通过使用 Linear Feedback Shift Register（LFSR）来生成伪随机数。LFSR是一种基于移位寄存器的电子电路，可以在不使用任何外部时钟或时序控制电路的情况下生成连续的伪随机数序列。下面是一个简单的VHDL代码示例：

library ieee;
use ieee.std_logic_1164.all;

entity LFSR is
    port (
        clk : in std_logic;
        reset : in std_logic;
        rand_out : out std_logic_vector(31 downto 0)
    );
end entity LFSR;

architecture behavioral of LFSR is
    signal lfsr_reg : std_logic_vector(31 downto 0) := (others => '0');
begin
    process(clk)
        variable feedback : std_logic;
    begin
        if reset = '1' then
            lfsr_reg <= (others => '0');
        elsif rising_edge(clk) then
            feedback := lfsr_reg(0) xor lfsr_reg(1) xor lfsr_reg(3) xor lfsr_reg(4) xor lfsr_reg(31);
            lfsr_reg <= lfsr_reg(30 downto 0) & feedback;
        end if;
    end process;

    rand_out <= lfsr_reg;
end architecture behavioral;

该代码实现了一个32位LFSR电路，它在每个时钟上升沿时生成一个32位的伪随机数，并将其输出到rand_out端口。reset输入用于重置LFSR电路。

这个LFSR电路的多项式是x^32 + x^31 + x^29 + x^28 + 1，这是一种常用的LFSR多项式。但是，这个伪随机数生成器并不是真正的随机数生成器，因为它是基于固定的多项式和初始状态生成的伪随机数序列。如果需要更好的随机性，可以使用更复杂的随机数生成算法或硬件电路。