格雷码转二进制的verilog程序及其testbench文件编写

以下是一个将4位格雷码转换为4位二进制数的 Verilog 程序和 testbench 文件。

Verilog 程序：

module gray_to_binary(
    input [3:0] g,  // 输入格雷码
    output reg [3:0] b  // 输出二进制数
);

always @(*) begin
    b[3] = g[3];  // 最高位不变
    
    // 依次计算每一位的二进制值
    for (i = 2; i >= 0; i = i - 1) begin
        b[i] = g[i] ^ b[i+1];
    end
end

endmodule

testbench 文件：

module gray_to_binary_tb;

reg [3:0] g;  // 输入格雷码
wire [3:0] b;  // 输出二进制数

gray_to_binary dut(.g(g), .b(b));

initial begin
    // 测试用例 1: 0101 -> 1010
    g = 4'b0101;
    #10;
    if (b !== 4'b1010) $display("Error: Expected 1010, but got %b", b);

    // 测试用例 2: 0011 -> 1100
    g = 4'b0011;
    #10;
    if (b !== 4'b1100) $display("Error: Expected 1100, but got %b", b);

    // 测试用例 3: 1111 -> 1111
    g = 4'b1111;
    #10;
    if (b !== 4'b1111) $display("Error: Expected 1111, but got %b", b);

    // 测试用例 4: 0000 -> 0000
    g = 4'b0000;
    #10;
    if (b !== 4'b0000) $display("Error: Expected 0000, but got %b", b);

    $display("All test cases passed!");
    $finish;
end

endmodule

以上代码仅供参考，实际编写中需要根据具体需求进行修改。