74ls273引脚图及功能表

74ls273是一种D型触发器，具有8位存储能力。以下是它的引脚图和功能表：

引脚图：

      +----+--+----+
  D0 -|1   +--+ 20|- Vcc
  D1 -|2         19|- D7
  D2 -|3         18|- CP
  D3 -|4  74LS273 17|- GND
  D4 -|5         16|- Q7
  D5 -|6         15|- Q6
  D6 -|7         14|- Q5
  D7 -|8         13|- Q4
G(LE)-|9         12|- Q3
  OE -|10        11|- Q2
      +-----------+

功能表：

CP  OE G(LE)  Dn  Qn
L   H   X     X   Q(n-1)
↑   H   L     X   Q(n-1)    (load)
H   L   X     X   Q(n-1)    (hold)
H   H   X     X   Q(n-1)    (no change)
H   X   X     H   Q(n-1)    (output disable)

其中，CP是时钟输入，OE是输出使能，G(LE)是存储器使能，Dn是数据输入，Qn是数据输出。在时钟输入CP的上升沿，根据存储器使能G(LE)的状态，将数据输入Dn存储到相应的存储单元中。在输出使能OE为低电平时，数据输出Qn与存储单元中的值相同。

相关问题

74ls192引脚图及功能表

74LS192是一种4位上升计数器，具有下面所列的功能和引脚：

引脚图如下所示：
引脚1和16：VCC，正电源输入
引脚8和9：清零输入
引脚15和10：时钟输入
引脚12和13：并行输出
引脚11：串行输出
引脚2、3、4、5、6、7、14：接地

功能表如下：
1.引脚VCC为74LS192的正电源输入引脚，用于连接外部电源供电。
2.引脚清零输入（CLR）为异步清零输入端，当有低电平信号输入时，可以将计数器清零。
3.引脚时钟输入（CP0、CP1）用于计数器的时钟信号输入，用于触发计数器的计数功能。
4.引脚并行输出（QA、QB、QC、QD）为计数器的并行输出端，可以直接输出当前计数器的数值。
5.引脚串行输出（QD）为计数器的串行输出端，当需要将数值联接到其他模块时可以使用。
6.引脚GND为74LS192的接地引脚，用于连接外部地线。

74LS192是一种经典的计数器芯片，适用于数字电子技术中的计数和控制电路。以上是74LS192的引脚图及功能表的相关介绍。

74ls74引脚图及功能表

74LS74是一款D型触发器芯片，具有两个独立的D型触发器。下面是74LS74的引脚图及功能表：


|引脚|名称|功能|
|---|---|---|
|1|CLR|清除端，当CLR为低电平时，两个触发器的输出都被清零|
|2|D|数据输入端，用于输入数据|
|3|CLK|时钟输入端，当CLK上升沿到来时，D数据被锁存|
|4|PR|预置端，当PR为低电平时，两个触发器的输出都被置为1|
|5|Q1|Q1输出|
|6|Q1'|Q1反相输出|
|7|GND|地|
|8|Q2'|Q2反相输出|
|9|Q2|Q2输出|
|10|PRE|预置使能端，当PRE为低电平时，PR端有效|
|11|CLK'|时钟反相输入端，用于级联|
|12|SET|设置端，当SET为低电平时，两个触发器的输出都被置为0|
|13|1D|第一个触发器的数据输入端|
|14|1CLK|第一个触发器的时钟输入端|
|15|1CLR|第一个触发器的清除端|
|16|VCC|电源|

以上是74LS74的引脚图及功能表，希望能对你有所帮助。