设计一个多功能流水灯控制器，实现如下花样流水效果。如果用频率10HZ的时钟来驱动电路，则用8个时钟周期可以实现1s的延迟。 从左向右逐个点亮灯，不断循环； 花样流水灯，从右向左逐个点亮灯，不断循环； 花样流水灯，从两头向中间逐个点亮灯，不断循环 ； 花样流水灯，从中间向两头逐个点亮灯，不断循环。实验代码

以下是一个基于Verilog HDL的多功能流水灯控制器的设计，可以实现题目中所述的所有花样流水效果。

module multi_mode_led_controller(
    input clk, // 时钟信号
    output reg [7:0] led // LED灯输出
);

reg [2:0] mode; // 模式选择信号
reg [2:0] cnt; // 计数器
reg [7:0] pattern; // 灯光模式

// 模式1-从左向右逐个点亮灯
assign pattern = {1'b1, {6{1'b0}}};
always @(posedge clk) begin
    if (mode == 3'b001) begin
        if (cnt == 3'b000) begin
            led <= pattern;
        end
        cnt <= cnt + 1;
        if (cnt == 3'b100) begin
            if (led == 8'hff) begin
                led <= 8'h01;
            end
            else begin
                led <= led << 1;
            end
            cnt <= 3'b000;
        end
    end
end

// 模式2-从右向左逐个点亮灯
assign pattern = {1'b1, {6{1'b0}}};
always @(posedge clk) begin
    if (mode == 3'b010) begin
        if (cnt == 3'b000) begin
            led <= pattern;
        end
        cnt <= cnt + 1;
        if (cnt == 3'b100) begin
            if (led == 8'h01) begin
                led <= 8'hff;
            end
            else begin
                led <= led >> 1;
            end
            cnt <= 3'b000;
        end
    end
end

// 模式3-从两头向中间逐个点亮灯
assign pattern = {1'b1, {6{1'b0}}, 1'b1};
always @(posedge clk) begin
    if (mode == 3'b011) begin
        if (cnt == 3'b000) begin
            led <= pattern;
        end
        cnt <= cnt + 1;
        if (cnt == 3'b100) begin
            if (led == 8'h81) begin
                led <= 8'h18;
            end
            else begin
                led <= {led[6:0], led[7], led[0]};
            end
            cnt <= 3'b000;
        end
    end
end

// 模式4-从中间向两头逐个点亮灯
assign pattern = {1'b0, 1'b0, 1'b1, {4{1'b0}}, 1'b1, 1'b0, 1'b0};
always @(posedge clk) begin
    if (mode == 3'b100) begin
        if (cnt == 3'b000) begin
            led <= pattern;
        end
        cnt <= cnt + 1;
        if (cnt == 3'b100) begin
            if (led == 8'h18) begin
                led <= 8'h81;
            end
            else begin
                led <= {led[2], led[1:0], led[6:3], led[1:0], led[2]};
            end
            cnt <= 3'b000;
        end
    end
end

// 模式选择逻辑
always @(posedge clk) begin
    if (mode == 3'b100 && cnt == 3'b111) begin
        mode <= 3'b001;
        cnt <= 3'b000;
    end
    else if (cnt == 3'b111) begin
        mode <= mode + 1;
        cnt <= 3'b000;
    end
    else begin
        cnt <= cnt + 1;
    end
end

endmodule

该设计使用一个3位模式选择信号和一个3位计数器实现多种流水灯效果的切换。同时，使用8位寄存器存储当前的灯光模式，以便于控制LED灯的输出。在时钟信号的驱动下，根据不同的模式选择信号，实现不同的流水灯效果。