verilog，写一个function，对数组里从高到低各bit遍历并输出第一个未0的bit所在位置

Verilog是一种硬件描述语言(HDL)，常用于设计和验证数字电路和系统级原型。为了编写一个函数，在Verilog中找到数组中最高有效位(Least Significant Bit, LSB)首次变为1的位置，我们可以创建一个名为`find_first_nonzero`的函数，如下：

module find_first_nonzero (
    input [WIDTH-1:0] arr,   // 输入数组，假设宽度为WIDTH
    output reg index         // 输出变量，表示非零元素的第一个索引
);

// 初始化index为无效值
initial begin
    index = -1;
end

always @(*) begin
    // 遍历数组，从最低位开始检查
    for (int i = WIDTH - 1; i >= 0 && index == -1; i--) begin
        if (arr[i]) begin
            index = i;
            break;  // 找到第一个非零就跳出循环
        end
    end
end

// 返回结果
assign out_index = {index, {0,WIDTH-1-index}};  // 如果index为-1，保持原样，否则补全高位0

endmodule

在这个例子中，`WIDTH`应替换为你实际使用的数组位宽。`out_index`是一个组合信号，用于外部访问这个函数的结果。如果数组中所有位都是0，则`index`保持 `-1`。