用Verilog写一个带for循环的位宽转换，将64bit转为144bit

以下是一个简单的 Verilog 代码，使用 for 循环将 64 位转换为 144 位：

module bitwidth_conversion(
    input [63:0] input_data,
    output [143:0] output_data
);

integer i;

always @ (*) begin
    for (i = 0; i < 64; i = i + 1) begin
        output_data[i] = input_data[i];
    end
    for (i = 64; i < 144; i = i + 1) begin
        output_data[i] = 1'b0; //填充0
    end
end

endmodule

这个模块将 64 位的输入数据简单地复制到 144 位的输出数据中，并在输出数据的 64 位后填充 0。可以根据需要调整填充位的值。