1001按位求反verilog

在Verilog中，按位求反可以使用位反相运算符~来实现。对于一个二进制数1001，按位求反后的结果是0110。

module bitwise_not;
  reg [3:0] a;
  reg [3:0] b;
  
  initial begin
    a = 4'b1001;
    b = ~a;
    $display("Result: %b", b); // 输出：0110
  end
endmodule