verilog仿真设计一个数字秒表，其计时范围从000.0-999.9秒，使用四位数码管显示。复位开关可以在任何情况下使用，即使在计时过程中，只要按一下复位开关，秒表就清零。具有启停开关，即按一下启停开关，启动计数器开始计时，再按一下启停开关则停止计时。再按一下启停开关从上次停止的时间继续计时，如此反复。

好的，以下是Verilog代码：

module stopwatch(
    input clk,
    input rst,
    input start_stop,
    output reg [3:0] anode,
    output reg [7:0] cathode
);

reg [19:0] count;
reg [3:0] sec1, sec2, sec3, sec4;
reg [1:0] state; // 0-停止状态，1-计时状态，2-暂停状态
reg [1:0] last_state; // 上一次的状态
reg [1:0] last_digit; // 上一次显示的数字的位数

assign cathode = {~sec4, ~sec3, ~sec2, ~sec1}; // 数码管的编码

always @(*) begin
    case(state)
        2'b00: begin // 停止状态
            sec1 = 4'b0000;
            sec2 = 4'b0000;
            sec3 = 4'b0000;
            sec4 = 4'b0000;
        end
        2'b01: begin // 计时状态
            sec1 = count[3:0];
            sec2 = count[7:4];
            sec3 = count[11:8];
            sec4 = count[15:12];
        end
        2'b10: begin // 暂停状态
            case(last_digit)
                2'b00: begin
                    sec1 = count[3:0];
                    sec2 = count[7:4];
                    sec3 = count[11:8];
                    sec4 = count[15:12];
                end
                2'b01: begin
                    sec1 = 4'b0000;
                    sec2 = 4'b0000;
                    sec3 = 4'b0000;
                    sec4 = count[15:12];
                end
                2'b10: begin
                    sec1 = 4'b0000;
                    sec2 = 4'b0000;
                    sec3 = count[11:8];
                    sec4 = count[15:12];
                end
                2'b11: begin
                    sec1 = 4'b0000;
                    sec2 = count[7:4];
                    sec3 = count[11:8];
                    sec4 = count[15:12];
                end
            endcase
        end
    endcase
end

always @(posedge clk or posedge rst) begin
    if(rst) begin // 复位
        count <= 20'b0;
        state <= 2'b00;
        last_state <= 2'b00;
        last_digit <= 2'b00;
    end else begin
        if(start_stop) begin // 启停开关
            if(last_state == 2'b00) begin // 从停止状态开始计时
                count <= 20'b0;
                state <= 2'b01;
                last_digit <= 2'b00;
            end else if(last_state == 2'b01) begin // 停止计时
                state <= 2'b10;
                last_digit <= 2'b00;
            end else begin // 继续计时
                state <= 2'b01;
            end
        end
        
        last_state <= state;
        
        if(state == 2'b01) begin // 计时状态
            count <= count + 1;
        end else if(state == 2'b10) begin // 暂停状态
            case(last_digit)
                2'b00: count[3:0] <= sec1;
                2'b01: count[7:4] <= sec2;
                2'b10: count[11:8] <= sec3;
                2'b11: count[15:12] <= sec4;
            endcase
            
            last_digit <= last_digit + 1;
            if(last_digit == 2'b11) begin
                last_digit <= 2'b00;
            end
        end
    end
end

always @(posedge clk) begin
    if(state == 2'b00) begin
        anode <= 4'b1110;
    end else if(state == 2'b01) begin
        anode <= 4'b1101;
    end else if(state == 2'b10) begin
        anode <= 4'b1011;
    end else begin // 不可能发生的情况，用来消除警告
        anode <= 4'b1111;
    end
end

endmodule

这个代码模拟了一个数字秒表，使用了一个计数器来计时，使用了四个数码管来显示时间。其中，`sec1` 表示秒表的个位秒数，`sec2` 表示秒表的十位秒数，依此类推。`state` 表示秒表的状态，`last_state` 表示上一次的状态，`last_digit` 表示上一次显示的数字的位数。

在 `always @(*)` 块中，根据当前的状态选择要显示的数字。在停止状态下，所有数码管都显示0。在计时状态下，四个数码管分别显示秒表的个位秒数、十位秒数、百位秒数和千位秒数。在暂停状态下，根据上一次显示的数字的位数选择要显示的数字。

在 `always @(posedge clk or posedge rst)` 块中，根据复位和启停开关的状态更新计数器和秒表状态。在启停开关按下时，如果上一次的状态是停止状态，则从0开始计时，否则如果上一次的状态是计时状态，则暂停计时，否则继续计时。在暂停状态下，根据上一次显示的数字的位数更新计数器。

在 `always @(posedge clk)` 块中，根据当前的状态选择要显示的数码管。