基于fpga两位计数器制作简单的频率计，可测频率范围1-99

首先，需要确定使用的FPGA型号和开发板。然后，需要编写Verilog代码来实现频率计的功能，包括计数器和显示器。

以下是一个简单的频率计的Verilog代码：

module frequency_counter(
    input clk, // 输入时钟信号
    output reg [6:0] num1, // 位数为 7 的第一个计数器
    output reg [6:0] num2 // 位数为 7 的第二个计数器
);

reg [6:0] count1 = 7'b0000000; // 初始化第一个计数器
reg [6:0] count2 = 7'b0000000; // 初始化第二个计数器

reg [6:0] freq_count = 7'b0000000; // 初始化频率计数器
reg [6:0] freq_display = 7'b0000000; // 初始化频率显示器

always @(posedge clk) begin
    count1 <= count1 + 1; // 第一个计数器每次加 1
    if (count1 == 7'b1000000) begin // 如果第一个计数器达到最大值
        count1 <= 7'b0000000; // 重置第一个计数器
        count2 <= count2 + 1; // 第二个计数器每次加 1
    end
    if (count2 == 7'b1000000) begin // 如果第二个计数器达到最大值
        count2 <= 7'b0000000; // 重置第二个计数器
        freq_count <= freq_count + 1; // 频率计数器每次加 1
    end
end

always @(posedge clk) begin
    if (freq_count == 7'b1000000) begin // 如果频率计数器达到最大值
        freq_count <= 7'b0000000; // 重置频率计数器
        freq_display <= freq_display + 1; // 频率显示器每次加 1
    end
end

always @(posedge clk) begin
    if (freq_display == 7'b1000000) begin // 如果频率显示器达到最大值
        freq_display <= 7'b0000000; // 重置频率显示器
    end
    if (freq_display <= 7'b0000100) begin // 如果频率小于等于 4
        num1 <= count2; // 第一个计数器显示第二个计数器的值
        num2 <= count1; // 第二个计数器显示第一个计数器的值
    end
    else begin // 如果频率大于 4
        num1 <= freq_display; // 第一个计数器显示频率显示器的值
        num2 <= 7'b0000010; // 第二个计数器显示字符 “F”
    end
end

endmodule

该代码使用两个 7 位计数器来计数，其中第一个计数器每次加 1，第二个计数器每当第一个计数器达到最大值时加 1。此外，还使用一个 7 位的频率计数器和一个 7 位的频率显示器。当频率计数器达到最大值时，频率显示器加 1。如果频率小于等于 4，第一个计数器显示第二个计数器的值，第二个计数器显示第一个计数器的值。如果频率大于 4，第一个计数器显示频率显示器的值，第二个计数器显示字符“F”。

最后，需要将这个Verilog代码综合到FPGA上，并通过开发板上的显示器进行测试。