两位数码管显示00到99

两位数码管共有100个不同的数字组合，因此需要至少7个引脚来控制。其中6个引脚用于控制每个数码管的7个LED段，而第7个引脚用于控制哪个数码管显示数字。

具体的实现方式可以使用数字集成电路（如74HC595）来控制LED段，使用多路复用器（如74HC138）来控制哪个数码管显示数字。同时还需要一个时钟信号和一个数据信号来向74HC595传输要显示的数字。

相关问题

静态数码管显示00~99

要实现静态数码管显示00~99，可以使用七段数码管。每个数字都可以通过控制七段数码管的各段亮灭来显示。

以下是一种可能的实现方法：

1. 准备一个包含0~9的数字映射表，用来将数字对应到七段数码管的各段。
示例映射表：

   {
       0: [1, 1, 1, 1, 1, 1, 0],
       1: [0, 1, 1, 0, 0, 0, 0],
       2: [1, 1, 0, 1, 1, 0, 1],
       ...
   }

2. 使用两个数码管来显示两位数。假设数码管A用来显示十位数，数码管B用来显示个位数。

3. 根据需要显示的两位数，从映射表中找到对应的数字段亮灭的状态。

4. 控制数码管A和数码管B的七段分别显示对应的数字段亮灭状态。

5. 循环上述步骤，不断更新要显示的两位数，以实现动态显示00~99。

需要注意的是，具体的硬件接口和控制方式可能因不同的开发环境而有所不同。以上仅是一种逻辑上的实现思路，具体的实现细节可能需要根据具体的硬件平台进行调整。

verilog两位数码管显示

在Verilog中，可以使用数码管模块来实现两位数码管的显示。该模块使用了两个数码管来显示00-59的60个数字。其中，seg_data_1和seg_data_2是输入信号，用于输入要显示的数字。seg_led_1和seg_led_2是输出信号，用于控制数码管的显示。seg是一个reg型的数组变量，用于存储每个数字对应的控制信号。在initial块中，对seg数组进行初始化，为每个数字赋予相应的控制信号。然后，通过assign语句将seg数组中对应的控制信号赋值给seg_led_1和seg_led_2，实现数码管的显示。[1]

另外，还有一个顶层模块count，用于实现从00累加到99的秒计时器。该模块使用了一个计数器cnt和一个数据寄存器data。cnt用于计数，每计到MAX_TIME时，产生一个脉冲信号flag，并将cnt清零。data用于存储当前的计数值，通过自加操作实现从00累加到99的功能。[2]

然而，在引用[3]中提到了一个遗留问题，即在15M晶振频率下，cnt计1ms时要记到15000，但如果将cnt定义为reg [13:0]，则无法计到15000。目前尚未查明具体原因。