vivado2020 qpsk

### Vivado 2020 中实现 QPSK 调制解调

#### 工具准备
为了在 Vivado 2020 实现 QPSK 调制解调，需先安装并配置好 Xilinx Vivado 设计套件。该工具提供了完整的 FPGA 开发环境，包括设计输入、综合、仿真以及调试等功能。

#### 创建项目
启动 Vivado 后创建新工程，在设置过程中指定目标器件型号，并选择 RTL Project 类型以便于硬件描述语言 (HDL) 编程[^1]。

#### IP核集成与模块化设计
利用 Vivado 提供的 IP Catalog 可快速搭建通信系统的各个功能单元，如 CIC滤波器、NCO 数字控制振荡器等辅助电路来构建发射机和接收机部分。对于核心的星座映射/解映射操作，则可通过编写自定义 VHDL 或 Verilog 模块完成。

#### 数据路径规划
针对 I/Q 两路数据流分别处理，确保正交特性；同时考虑量化位宽的选择以平衡性能功耗指标。具体来说就是将二进制序列转换成相应的相位角再映射到单位圆上的四个位置之一作为发送符号。

#### 测试验证平台建立
借助 Vivado 自带的测试激励生成工具 Testbench Template Generator 来加速验证流程。通过对比理论预期值同实际测量结果之间的差异评估系统准确性。此外还可以引入噪声源模拟真实信道条件下的传输效果。

// 示例：简单的QPSK 映射函数Verilog 版本
module qpsk_mapper (
    input wire [1:0] data_in,
    output reg i_out, 
    output reg q_out
);
always @(*) begin
    case(data_in)
        2'b00 : {i_out,q_out} = 2'b01;
        2'b01 : {i_out,q_out} = 2'b11;  
        2'b11 : {i_out,q_out} = 2'b10;
        2'b10 : {i_out,q_out} = 2'b00;
        default:{i_out,q_out}=2'bx;
    endcase
end
endmodule