ddr ip核vivado

DDR IP核是用于在FPGA开发中实现DDR存储器接口的IP核。在Vivado中配置和使用DDR IP核的步骤如下：
1. 创建一个新的Block Design（BD）文件。
2. 在BD中添加Zynq UltraScale MPSoc IP核，并进行相应的设置。
3. 添加AXI DataMover IP核，并设置参数。
4. 添加AXI SmartConnect IP核，并设置参数。
5. 添加DDR4 SDRAM (MIG) IP核，并根据具体DDR芯片参数进行设置。
6. 添加复位IP核Processor System Reset。
7. 创建自己的IP核，将PL侧CNN推理加速的工程包装为IP核，并添加到BD的原理图中。
8. 在DDR出把外部输入输出的端口创建出来，并设置为外部端口。
9. 连接各个IP核和外部端口。
10. 生成HDL Wrapper将原理图转化为RTL代码。
11. 导入仿真模型及testbench文件，并进行仿真。