用SV书写7位数据位，1位偶校验，115200bps的uart串行发送端

以下是使用SystemVerilog编写的7位+偶校验+115200bps UART串行发送端的代码示例：

module uart_tx (
  input clk,
  input rst,
  input [6:0] data_in,
  output tx_out
);

  // 时钟分频数，用于生成波特率
  localparam integer CLK_DIV = 26;

  // 计数器，用于计算波特率
  reg [4:0] count = 0;

  // 数据位加偶校验位
  wire [7:0] data_with_parity;

  // 生成偶校验位
  assign data_with_parity = {data_in, ^data_in};

  // 串行输出寄存器
  reg [7:0] shift_reg = 8'b11111110;

  // 输出寄存器位移控制
  reg [2:0] shift_cnt = 0;
  always @(posedge clk) begin
    if (rst) begin
      shift_reg <= 8'b11111110;
      shift_cnt <= 0;
    end else begin
      if (count == CLK_DIV-1) begin
        shift_reg <= {1'b0, data_with_parity[shift_cnt]};
        shift_cnt <= (shift_cnt == 7) ? 0 : (shift_cnt + 1);
        count <= 0;
      end else begin
        count <= count + 1;
      end
    end
  end

  // 串行输出
  assign tx_out = shift_reg[0];

endmodule

说明：

1. 使用`clk`时钟信号和`rst`复位信号控制发送器的操作。
2. `data_in`输入7位数据位。
3. 用异或运算符`^`生成1位偶校验位，并将其与数据位连接起来，得到8位带偶校验位的数据。
4. 将数据和偶校验位依次存入8位输出寄存器`shift_reg`中，并在最高位添加一个停止位。
5. 用计数器`count`计算波特率，当计数器达到指定值时，将寄存器中的数据移位输出，并将计数器和输出位移控制器`shift_cnt`更新。
6. 输出信号`tx_out`为寄存器中的最低位，即串行输出的数据。