用fpga语言，设计数码管显示译码电路，要求4 位输入，7段显示，输出数据A到G,共阴极

非常感谢您的提问。以下是我对您的问题的回答：

在FPGA语言中，设计数码管显示译码电路可以使用Verilog或VHDL语言。以下是一个使用Verilog语言的示例代码：

module seven_seg_decoder(input [3:0] in, output reg [6:0] out);

always @(*)
begin
case(in)
4'b0000: out = 7'b1000000; // 0
4'b0001: out = 7'b1111001; // 1
4'b0010: out = 7'b0100100; // 2
4'b0011: out = 7'b0110000; // 3
4'b0100: out = 7'b0011001; // 4
4'b0101: out = 7'b0010010; // 5
4'b0110: out = 7'b0000010; // 6
4'b0111: out = 7'b1111000; // 7
4'b1000: out = 7'b0000000; // 8
4'b1001: out = 7'b0010000; // 9
default: out = 7'b1111111; // off
endcase
end

endmodule

这个代码使用了一个case语句，根据输入的4位二进制数来选择对应的7段LED灯的状态。其中，out[0]到out[6]分别对应7段LED灯的A到G段，当对应的位为1时，表示该段LED灯亮起来。

希望这个回答能够帮助到您。如果您有任何其他问题，请随时问我。