makefile $@

在Makefile中，`$@`是一个自动化变量，表示当前规则的目标文件。它在规则中被展开为目标文件的名称。例如，如果有一个规则如下：

app: main.c utils.c
    gcc -o $@ $^

在这个规则中，`$@`会被展开为`app`，表示目标文件是`app`。这样，`gcc -o $@ $^`命令将编译`main.c`和`utils.c`，并将生成的可执行文件命名为`app`。

请注意，在Makefile中使用`$@`时，必须使用Tab键进行缩进，而不是空格。