module add( input [15:0] al, input [15:0] a2, input [15:0] a3, input clk, output reg [15:0] y ); reg [15:0] temp; always @(posedge clk) begin temp <= al + a2; end always @(posedge clk) begin y <= temp + a3; end endmodule为以上代码编写测试激励，要保证每过一个时钟周期，a1,a2,a3的值会改变

好的，我可以为您提供一个简单的测试激励代码，如下所示：

module testbench();
  
  reg [15:0] a1, a2, a3;
  reg clk;
  wire [15:0] y;
  
  module_add adder(.al(a1), .a2(a2), .a3(a3), .clk(clk), .y(y));
  
  initial begin
    clk = 0;
    a1 = 0;
    a2 = 0;
    a3 = 0;
    #5;
    
    // 第一次计算
    a1 = 10;
    a2 = 20;
    a3 = 30;
    #5;
    if (y !== 60) $display("Error: y should be 60, but got %d", y);
    
    // 第二次计算
    a1 = 100;
    a2 = 200;
    a3 = 300;
    #5;
    if (y !== 600) $display("Error: y should be 600, but got %d", y);
    
    // 第三次计算
    a1 = 1000;
    a2 = 2000;
    a3 = 3000;
    #5;
    if (y !== 6000) $display("Error: y should be 6000, but got %d", y);
    
    $display("All tests passed!");
    $finish;
  end
  
  always #5 clk = ~clk;
  
endmodule

这个测试激励模块首先实例化了您给出的 `module_add` 模块，并为其提供了输入和输出端口。接着，它在 `initial` 块中设置了一些初始值，并等待一段时间。然后，它会为 `a1`、`a2` 和 `a3` 分别设置不同的值，并等待一个时钟周期，然后检查输出 `y` 是否符合预期。最后，它会在控制台上显示一个“所有测试通过”的消息。

请注意，这只是一个简单的测试激励模块，您可能需要根据自己的需要进行修改。同时，由于本人并没有编译和运行该代码，可能存在一些语法错误或逻辑错误，需要您自己进行调试和修改。