写一段verilog代码，实现数从0到4095线性转化为-2048到2047

下面是一个简单的Verilog代码，可以实现将输入的12位无符号整数从0到4095线性转化为-2048到2047的有符号整数。

module linear_conversion(
    input [11:0] num_in,
    output reg [10:0] num_out
);

always @(*) begin
    num_out = num_in - 2048;
end

endmodule

该模块有一个12位输入端口num_in和一个11位输出端口num_out。在always块中，我们将输入num_in减去2048，得到一个范围从-2048到2047的有符号整数，然后将结果保存到输出num_out中。