用VHDL编写数字正弦信号生成程序，正弦信号的参数为：幅度为3.3V~5V，频率根据实际情况可调整。

以下是一个简单的VHDL代码，可以生成一个幅度为3.3V的100Hz正弦波信号：

library ieee;
use ieee.std_logic_1164.all;
use ieee.numeric_std.all;

entity sin_gen is
    port (
        clk      : in  std_logic;
        reset    : in  std_logic;
        sine_out : out std_logic_vector(7 downto 0)
    );
end entity sin_gen;

architecture rtl of sin_gen is
    signal phase_accumulator : unsigned(31 downto 0);
    signal sine_table       : std_logic_vector(7 downto 0) := "00000000";
begin
    process(clk, reset)
    begin
        if reset = '1' then
            phase_accumulator <= (others => '0');
            sine_table       <= "00000000";
        elsif rising_edge(clk) then
            phase_accumulator <= phase_accumulator + to_unsigned(10000, 32);
            sine_table <= std_logic_vector(to_signed(round(sin(to_real(phase_accumulator) * 2.0 * pi / 2**32) * 127 + 128), 8));
        end if;
    end process;

    sine_out <= sine_table;
end rtl;

这个代码使用了一个32位无符号相位累加器来计算正弦波的相位，每个时钟周期增加10000以产生100Hz的信号。使用了一个简单的正弦波表来存储已计算的正弦值。最后，将正弦波表中的值传递到输出端口。

您可以根据需要调整幅度和频率。要更改幅度，请将`round(sin(to_real(phase_accumulator) * 2.0 * pi / 2**32) * 127 + 128)`中的系数更改为所需的值。例如，要将幅度更改为5V，请将系数更改为`round(sin(to_real(phase_accumulator) * 2.0 * pi / 2**32) * 255/2 + 255/2)`。要更改频率，请更改相位累加器每个时钟周期增加的值。例如，要将频率更改为1kHz，请将`to_unsigned(10000, 32)`更改为`to_unsigned(40000, 32)`。