格雷码转二进制的verilog程序及其testbench文件编写

以下是格雷码转二进制的 Verilog 程序：

module gray_to_binary(gray, binary);
input [3:0] gray;
output [3:0] binary;

assign binary[3] = gray[3];
assign binary[2] = binary[3] ^ gray[2];
assign binary[1] = binary[2] ^ gray[1];
assign binary[0] = binary[1] ^ gray[0];

endmodule

这里我们假设输入的格雷码是 4 位，输出的二进制码也是 4 位。上述代码中，我们使用异或运算符来实现格雷码转二进制的操作。在第 1 行中，我们定义了一个输入 `gray`，它是一个 4 位的向量。在第 2 行中，我们定义了一个输出 `binary`，也是一个 4 位的向量。在第 4 行中，我们将输出的最高位 `binary[3]` 直接赋值为输入格雷码的最高位 `gray[3]`。在第 5 到 8 行中，我们使用异或运算符来实现格雷码转二进制的操作。

接下来，我们需要编写一个 testbench 文件，来测试上述 Verilog 程序的功能。以下是 testbench 文件的代码：

module gray_to_binary_tb();

reg [3:0] gray;
wire [3:0] binary;

gray_to_binary dut(gray, binary);

initial begin
    $display("Gray\tBinary");
    gray = 4'b0000;
    #10 $display("%b\t%b", gray, binary);
    gray = 4'b0001;
    #10 $display("%b\t%b", gray, binary);
    gray = 4'b0011;
    #10 $display("%b\t%b", gray, binary);
    gray = 4'b0100;
    #10 $display("%b\t%b", gray, binary);
    gray = 4'b1100;
    #10 $display("%b\t%b", gray, binary);
    gray = 4'b1010;
    #10 $display("%b\t%b", gray, binary);
    gray = 4'b1111;
    #10 $display("%b\t%b", gray, binary);
    gray = 4'b0111;
    #10 $display("%b\t%b", gray, binary);
    $finish;
end

endmodule

这个 testbench 文件中，我们定义了一个输入 `gray` 和一个输出 `binary`，并实例化了上面编写的 `gray_to_binary` 模块。在 `initial` 块中，我们依次将不同的格雷码输入到模块中，并通过 `$display` 函数输出转换得到的二进制码。