设计一个数码管动态扫描显示控制电路，能够控制六位数码管“同时”显示不同数字。 （1）基本要求（必须完成）：用开发板上六个数码管分别显示0、1、2、3、4、5六个数字。要求位置正确，显示清晰稳定。 （2）较高要求（可选）：用1个按钮开关S1做为复位端。当按钮开关为高电平‘1’时，数码管按基本要求显示；当按钮开关为低电平‘0’时，上述六个数码管均“清零，即全显示数字0。 （3）根据所用硬件验证平台，合理选择其它所需引脚（如片选信号等）。 2、利用Verilog HDL完成上述电路代码。

好的，我可以为您提供一个基于Verilog HDL的六位数码管动态扫描显示控制电路设计方案。

1. 电路连接

将六个数码管的共阴极引脚连接到开发板的P0~P5引脚上，将数码管的a~g引脚连接到开发板的P6~P12引脚上，将按钮开关S1连接到开发板的P13引脚上。

2. Verilog HDL代码

以下是Verilog HDL代码的框架：

module num_display(
    input clk, // 时钟信号
    input reset, // 复位信号
    output reg [5:0] seg_select, // 数码管选择信号
    output reg [6:0] seg_data // 数码管数据信号
);

reg [23:0] counter; // 计数器

always @(posedge clk or negedge reset) begin
    if(!reset) begin // 复位状态
        seg_select <= 6'b000000; // 选择第一个数码管
        seg_data <= 7'b0111111; // 显示数字0
        counter <= 24'h000000; // 计数器清零
    end else begin // 正常状态
        case(seg_select)
            6'b000000: seg_data <= 7'b0111111; // 显示数字0
            6'b000001: seg_data <= 7'b0000110; // 显示数字1
            6'b000010: seg_data <= 7'b1011011; // 显示数字2
            6'b000011: seg_data <= 7'b1001111; // 显示数字3
            6'b000100: seg_data <= 7'b1100110; // 显示数字4
            6'b000101: seg_data <= 7'b1101101; // 显示数字5
            default: seg_data <= 7'b1111111; // 全部熄灭
        endcase
        
        if(counter == 24'h0FFFFF) begin // 计数器满载
            seg_select <= seg_select + 1; // 选择下一个数码管
            counter <= 24'h000000; // 计数器清零
        end else begin
            counter <= counter + 1; // 计数器加1
        end
    end
end

endmodule

3. 测试电路

将Verilog HDL代码下载到开发板中，观察数码管的显示情况。按下按钮开关S1，数码管将全部显示数字0。

以上就是我们的六位数码管动态扫描显示控制电路设计方案，希望对您有所帮助。