用Intel 6116芯片组成8KB RAM,设CPU的地址线为16根,(A0~A15 ),试问: (1)需要几片6116? (2)地址线和数据线各为多少根? (3)每一片的地址范围是多少?是否有重叠区?(采用全译码法) (4)如何连线?(包括地址线、数据线和状态线)
时间: 2024-06-04 15:06:08 浏览: 190
(1) 需要2片6116,每片容量为4KB,总共可以组成8KB的RAM。
(2) 地址线需要16根,数据线需要8根。
(3) 每片的地址范围是0000000000000000~0000011111111111,没有重叠区。
(4) 连线方式如下:
1. 将CPU的地址线A0-A10连接到第一片6116的地址线A0-A10,将CPU的地址线A11-A15连接到第二片6116的地址线A0-A4。
2. 将CPU的数据线D0-D7连接到两片6116的数据线D0-D7。
3. 连接两片6116的状态线,使得它们可以共同工作。状态线包括片选线(CE)、读使能线(OE)、写使能线(WE)。
4. 在每片6116的CE引脚接一个与门,其中一个输入为CPU的地址线A12-A15,另一个输入为一个高电平信号。这样,只有当CPU的地址线A12-A15为高电平时,才能选中RAM芯片。
相关问题
某计算机按字节编址,其中已配有 0000H~7FFFH的ROM区域,现在再用16Kx4位的 RAM 芯片形成32Kx8 位的存储区域,CPU 地址线为A0~A15。答下列问题 (1)RAM 区的地址范围是什么?共需要多少 RAM 芯片?地址线中哪一位用来区分 ROM区 和RAM区? (2)假定CPU地址线改为24 根,地址范围 000000H ~007FFFH为 OM 区剩下的所有地址空间都用 16Kx4位的 RAM芯片配置,则需要多少个这样的 RAM芯片?
(1) RAM区的地址范围是8000H~FFFFH,共需要8个16Kx4位的RAM芯片,地址线中最高位A15用来区分ROM区和RAM区。
(2) 当CPU地址线为24根时,地址范围000000H~007FFFH为ROM区,剩下的地址空间为RAM区,共16MB的地址空间。因此需要1024个16Kx4位的RAM芯片来配置RAM区。
现有Intel6264(8KX8)静态RAM存储器芯片若干,要求设计一个64KX8的存储 器系统,其地址总线为16位(Ao~A15),地址范围为0000~FFFFH
要设计一个64KX8的存储器系统,可以将多个Intel6264芯片连接在一起。由于每个芯片都是8KX8的,因此需要8个芯片才能组成一个64KX8的存储器系统。
首先,我们需要将地址线和控制线连接到所有的芯片上。由于地址总线为16位,我们需要将地址线A0~A12连接到每个芯片的地址线上,而A13~A15则用于选择不同的芯片。具体地,A13连接到每个芯片的CE(芯片使能)引脚,A14连接到每个芯片的OE(输出使能)引脚,A15连接到每个芯片的WE(写使能)引脚。这样,通过选择不同的A13~A15,就可以选中不同的芯片,并控制其读写操作。
其次,我们需要将所有芯片的数据线连接在一起,组成一个64KX8的数据总线。具体地,每个芯片的数据线连接到一个共同的数据总线上,这样就可以实现数据的并行读写。
最后,我们需要对所有芯片的地址线和控制线进行解码,以保证每个芯片的地址范围正确。具体地,对于每个芯片,需要将其地址范围映射到整个存储器系统的地址范围中。例如,对于第一个芯片,其地址范围为0000H~1FFFH,因此需要将其地址线A0~A12映射到存储器系统的地址线A0~A12上,而地址线A13~A15则需要置为0。对于第二个芯片,其地址范围为2000H~3FFFH,因此需要将其地址线A0~A12映射到存储器系统的地址线A0~A12上,而地址线A13~A15则需要置为1。依此类推,对于每个芯片都需要进行类似的地址解码。
综上所述,一个64KX8的存储器系统可以由8个Intel6264芯片连接在一起,并且需要对地址线和控制线进行解码。