某8位计算机采用单总线结构，地址总线17根（A16～A0,A16为高位），双向数据总线8根，控制信号R/ W （高电平为读，低电平为写）。已知该机的I/O设备与主存统一编址，若地址空间从0开始连续编址，其地址空间分配如下：最低的16KB为系统程序区；紧接着的48KB为备用区，暂不接芯片；接着的60KB为用户程序区；最后的4KB为I/O设备区。现有芯片 ROM：16K*8位；静态RAM：16K*8位，门电路自定。 试画出主存芯片连接的逻辑图并写出各芯片的地址分配情况。

主存芯片连接的逻辑图如下：

                       ┌─────────────────────────────┐
                       │                             │
                       │          16K ROM            │
                       │                             │
                       └─────────────────────────────┘
                       │                             │
                       │          16K RAM            │
                       │                             │
                       ┌─────────────────────────────┐
                       │                             │
                       │          16K RAM            │
                       │                             │
                       └─────────────────────────────┘
                       │                             │
                       │          16K RAM            │
                       │                             │
                       ┌─────────────────────────────┐
                       │                             │
                       │          16K RAM            │
                       │                             │
                       └─────────────────────────────┘
                       │                             │
                       │           I/O               │
                       │                             │
                       └─────────────────────────────┘

地址分配情况如下：

- 系统程序区：0~15KB
- 备用区：16~63KB
- 用户程序区：64~123KB
- I/O设备区：124~127KB

其中，ROM使用最低的16KB地址空间，RAM使用接下来的48KB地址空间，而I/O设备区只占用了最后的4KB地址空间。每个RAM芯片都可以处理的地址范围是16KB，因此需要4个RAM芯片才能覆盖整个RAM地址空间。具体地，第一个RAM芯片处理地址范围为16KB~31KB，第二个RAM芯片处理地址范围为32KB~47KB，第三个RAM芯片处理地址范围为48KB~63KB，第四个RAM芯片处理地址范围为64KB~79KB。这样，整个RAM地址空间就被覆盖了。