verilog 写超声波测距

以下是使用Verilog语言编写的超声波测距代码：

module ultrasonic_distance(
  input clk,
  input trig,
  input echo,
  output reg [15:0] distance
);

reg [15:0] count;
reg [1:0] state;

parameter IDLE = 2'b00;
parameter TRIG = 2'b01;
parameter ECHO = 2'b10;

always @(posedge clk) begin
  case(state)
    IDLE: begin
      distance <= 16'h0;
      if(trig) begin
        state <= TRIG;
        count <= 16'h0;
      end
    end
    TRIG: begin
      count <= count + 1;
      if(count >= 16'h10) begin
        count <= 16'h0;
        state <= ECHO;
      end
    end
    ECHO: begin
      if(echo) begin
        count <= count + 1;
      end else begin
        distance <= count / 58;
        state <= IDLE;
      end
    end
  endcase
end

endmodule

该代码使用了三个状态：`IDLE`，`TRIG`，`ECHO`，分别代表空闲、触发、回声三种状态。当输入`trig`信号为高电平时，进入触发状态，此时开始计数，当计数值达到一定值时，`trig`信号变为低电平，同时进入回声状态，此时开始计算距离，当`echo`信号变为低电平时，计算距离值并返回到空闲状态。

在模块实例化时，需要将时钟信号`clk`、触发信号`trig`、回声信号`echo`以及距离输出信号`distance`分别连接到对应的信号源。