用vhdl语言设计一个存储器，用来存放ADC0809转换后的数据

以下是一个简单的VHDL代码，用于设计一个存储器来存储ADC0809转换后的数据：

-- 在此处定义实体
entity adc_memory is
    Port ( 
           addr : in  std_logic_vector(7 downto 0); -- 地址输入
           data_in : in  std_logic_vector(7 downto 0); -- 数据输入
           wr_en : in  std_logic; -- 写使能输入
           rd_en : in  std_logic; -- 读使能输入
           data_out : out  std_logic_vector(7 downto 0) -- 数据输出
         );
end adc_memory;

-- 在此处定义体内的结构
architecture Behavioral of adc_memory is
    type memory_array is array (0 to 255) of std_logic_vector(7 downto 0); -- 存储器数组
    signal memory : memory_array := (others => (others => '0')); -- 初始化存储器
begin
    -- 写使能时写入数据
    process(addr, data_in, wr_en)
    begin
        if wr_en = '1' then
            memory(to_integer(unsigned(addr))) <= data_in;
        end if;
    end process;

    -- 读使能时输出数据
    process(addr, rd_en)
    begin
        if rd_en = '1' then
            data_out <= memory(to_integer(unsigned(addr)));
        end if;
    end process;
end Behavioral;

在这个代码中，我们定义了一个名为“adc_memory”的实体，它具有8位地址输入（addr）、8位数据输入（data_in）、写使能输入（wr_en）、读使能输入（rd_en）和8位数据输出（data_out）。存储器由一个名为“memory”的存储器数组实现，其大小为256个元素，每个元素都是8位宽。存储器数组在体内被初始化为全零。

存储器的功能由两个并行进程实现。第一个进程在写使能输入为高电平时，将输入数据写入存储器数组中的指定地址。第二个进程在读使能输入为高电平时，从存储器数组中的指定地址读取数据，并将其输出到数据输出端口。