verilog 算数移位，逻辑移位，循环移位

Verilog 中的移位操作符根据移位时对符号位的处理方式，可以分为算术移位和逻辑移位；根据移位时对溢出数据的处理方式，可以分为循环移位和非循环移位。

1. 算术移位

算术移位是指在移位过程中，对于有符号数，符号位也参与移位操作。Verilog 中的算术移位操作符为 >>。例如，将有符号数 a 右移 3 位并赋值给有符号数 b，可以使用以下代码：

b = a >> 3;

2. 逻辑移位

逻辑移位是指在移位过程中，对于有符号数，符号位不参与移位操作。Verilog 中的逻辑移位操作符为 >>>。例如，将有符号数 a 逻辑右移 3 位并赋值给有符号数 b，可以使用以下代码：

b = a >>> 3;

3. 循环移位

循环移位是指在移位过程中，溢出的数据重新从另一端进入。Verilog 中可以使用位移运算符 << 和 >> 实现循环移位。例如，将一个 8 位的向量 a 循环左移 3 位并赋值给另一个向量 b，可以使用以下代码：

b = {a[2:0], a[7:3]};

这里将向量 a 的最低 3 位和最高 5 位分别放在了向量 b 的最高和最低位置，实现了循环左移 3 位的操作。

4. 非循环移位

非循环移位是指在移位过程中，溢出的数据丢失。Verilog 中可以使用位移运算符 << 和 >> 实现非循环移位。例如，将一个 8 位的向量 a 右移 3 位并赋值给另一个向量 b，可以使用以下代码：

b = a >> 3;

这里将向量 a 的最高 3 位移出，丢失了这些数据。