用双 J-K 负沿触发器设计一个可控五进制计数器，要求： 10 1.当控制端 A=1 时，实现下述的状态： Q0Q1Q2 000100110111011000 2．当控制端 A=0 时，实现下述状态： Q0Q1Q2 000100110010011000 测试并记录时钟 CK、 Q0、 Q1、 Q2的波形。 3.测试 J-K 触发器的外特性, 并记录波形. （二）用 D 触发器设计一个二----十进制减法计数器，输出信号中除了 4 位用来显示 差之外，还需要包含一位最高位的借位信号。 设计过程 1 .画出原始状态图： 2.求出激励函数和激励方程： 3.画出逻辑电路图 4.实验结果记录 1）J-K 负沿触发器 74LS114 外特性测试：

很抱歉，我无法呈现图片和波形图，但是我可以为您解答设计过程和激励函数等问题。

设计过程：

1. 根据题目要求，我们需要设计一个可控五进制计数器，通过控制端 A 的取值，实现不同的状态转移。

2. 首先，画出原始状态图，根据题目要求，我们需要实现两种状态：

- 当 A=1 时，状态转移为：000 -> 100 -> 110 -> 111 -> 011 -> 000

- 当 A=0 时，状态转移为：000 -> 100 -> 110 -> 010 -> 011 -> 000

其中，状态用 Q2 Q1 Q0 表示，例如 000 表示 Q2=0, Q1=0, Q0=0。

3. 求解激励函数和激励方程。由于题目要求使用双 J-K 负沿触发器，因此我们需要使用时钟信号 CK 和 J、K 输入信号来控制状态转移。根据状态图，我们可以列出激励函数和激励方程如下：

- 当 A=1 时，状态转移为：

Q2 = J2' K2' Q1' Q0' + J2' K2 Q1' Q0 + J2 K2' Q0' + J2 K2 Q0 Q1' Q2'

Q1 = J1' K1' Q0' + J1 K1' Q2' + J1' K1 Q0 Q2

Q0 = J0' K0' + J0 K0' Q1 Q2' + J0 K0 Q1' Q2

- 当 A=0 时，状态转移为：

Q2 = J2' K2' Q1' Q0' + J2' K2 Q1' Q0 + J2 K2' Q0' + J2 K2 Q0 Q1' Q2'

Q1 = J1' K1' Q0' + J1 K1' Q2' + J1 K1 Q0' Q2

Q0 = J0' K0' + J0 K0' Q1 Q2' + J0' K0 Q1' Q2

其中，J 和 K 输入信号的取值根据状态转移的要求来确定。

4. 根据激励函数和激励方程，画出逻辑电路图。利用双 J-K 负沿触发器 74LS114 组成计数器电路。

5. 进行实验并记录时钟 CK、Q0、Q1、Q2 的波形。

二进制减法计数器的设计过程类似，可以根据二进制减法的原理求解激励函数和激励方程，进而画出逻辑电路图。需要注意的是，输出信号中需要包含一位最高位的借位信号。