module ram_write ( input wire sys_clk , input wire sys_rst_n , input wire cnt_rcd, input wire [7:0] seg_cnt_data0 , input wire [7:0] seg_cnt_data1 , input wire [7:0] seg_cnt_data2 , input wire [7:0] seg_cnt_data3 , input wire [7:0] seg_cnt_data4 , input wire [7:0] seg_cnt_data5 , output reg [4:0] addr, output reg write_en , output reg [7:0] data_in ); reg [3:0] bite ; reg [3:0] times=0; always @(posedge sys_clk or negedge sys_rst_n) begin if (!sys_rst_n) begin write_en <= 1'b0 ; end else if (cnt_rcd) begin write_en <= 1'b1; times <= times + 1; end else begin write_en <= 1'b0; end end always @(posedge sys_clk or negedge sys_rst_n) if(!sys_rst_n) begin bite <='d0; addr <='d0; data_in <='d0; end else if(write_en) begin case(bite) 'd0: begin addr <= 2'd0+6*times ; data_in<= seg_cnt_data0 ; bite<=bite + 1 ; end 'd1: begin addr <= 2'd1+6*times ; data_in<= seg_cnt_data1; bite<=bite + 1 ; end 'd2: begin addr <= 2'd2+6*times ; data_in<= seg_cnt_data2 ; bite<=bite + 1 ; end 'd3: begin addr <= 2'd3+6*times ; data_in<= seg_cnt_data3 ; bite<=bite + 1 ; end 'd4: begin addr <= 2'd4+6*times ; data_in<= seg_cnt_data4 ; bite<=bite + 1 ; end 'd5: begin addr <= 2'd5+6*times ; data_in<= seg_cnt_data5 ; bite<=bite + 1 ; end default: ; endcase end endmodule
时间: 2024-04-01 13:31:37 浏览: 23
这是一个 Verilog HDL 的模块,实现了一个 RAM 的写操作。输入包括系统时钟、系统复位信号、计数器记录信号和六个 8 位数据信号,输出包括地址、写使能和 8 位数据输入。在时钟上升沿或复位信号下降沿时,会根据计数器记录信号和当前状态更新地址、数据和写使能。其中,bite 是一个 4 位的寄存器,表示当前写入数据的字节位置,times 是一个 4 位的寄存器,表示当前写入的数据是第几个 6 字节。
相关问题
module ram_write ( input wire sys_clk , input wire sys_rst_n , input wire cnt_rcd, input wire [7:0] seg_cnt_data0 , input wire [7:0] seg_cnt_data1 , input wire [7:0] seg_cnt_data2 , input wire [7:0] seg_cnt_data3 , input wire [7:0] seg_cnt_data4 , input wire [7:0] seg_cnt_data5 , output reg [4:0] addr, output reg write_en , output reg [7:0] data_in ); reg [3:0] bite ; reg [3:0] times=0; always @(posedge sys_clk or negedge sys_rst_n) begin if (!sys_rst_n) begin write_en <= 1'b0 ; end else if (cnt_rcd) begin write_en <= 1'b1; times <= times + 1; end else begin write_en <= 1'b0; end end always @(posedge sys_clk or negedge sys_rst_n) if(!sys_rst_n) begin bite <='d0; addr <='d0; data_in <='d0; end else if(write_en) begin case(bite) 'd0: begin addr <= 2'd0+6times ; data_in<= seg_cnt_data0 ; bite<=bite + 1 ; end 'd1: begin addr <= 2'd1+6times ; data_in<= seg_cnt_data1; bite<=bite + 1 ; end 'd2: begin addr <= 2'd2+6times ; data_in<= seg_cnt_data2 ; bite<=bite + 1 ; end 'd3: begin addr <= 2'd3+6times ; data_in<= seg_cnt_data3 ; bite<=bite + 1 ; end 'd4: begin addr <= 2'd4+6times ; data_in<= seg_cnt_data4 ; bite<=bite + 1 ; end 'd5: begin addr <= 2'd5+6times ; data_in<= seg_cnt_data5 ; bite<=bite + 1 ; end default: ; endcase end endmodule修改代码
根据您提供的代码,我发现在更新 `addr` 时,使用的是 `6times`,这里应该是 `6*times`,需要在乘法符号前面加上 `*`,以正确计算地址。请尝试修改如下代码:
```
module ram_write (
input wire sys_clk,
input wire sys_rst_n,
input wire cnt_rcd,
input wire [7:0] seg_cnt_data0,
input wire [7:0] seg_cnt_data1,
input wire [7:0] seg_cnt_data2,
input wire [7:0] seg_cnt_data3,
input wire [7:0] seg_cnt_data4,
input wire [7:0] seg_cnt_data5,
output reg [4:0] addr,
output reg write_en,
output reg [7:0] data_in
);
reg [3:0] bite;
reg [3:0] times = 0;
always @(posedge sys_clk or negedge sys_rst_n) begin
if (!sys_rst_n) begin
write_en <= 1'b0;
end else if (cnt_rcd) begin
write_en <= 1'b1;
times <= times + 1;
end else begin
write_en <= 1'b0;
end
end
always @(posedge sys_clk or negedge sys_rst_n) begin
if (!sys_rst_n) begin
bite <= 'd0;
addr <= 'd0;
data_in <= 'd0;
end else if (write_en) begin
case (bite)
'd0: begin
addr <= 2'd0 + 6 * times;
data_in <= seg_cnt_data0;
bite <= bite + 1;
end
'd1: begin
addr <= 2'd1 + 6 * times;
data_in <= seg_cnt_data1;
bite <= bite + 1;
end
'd2: begin
addr <= 2'd2 + 6 * times;
data_in <= seg_cnt_data2;
bite <= bite + 1;
end
'd3: begin
addr <= 2'd3 + 6 * times;
data_in <= seg_cnt_data3;
bite <= bite + 1;
end
'd4: begin
addr <= 2'd4 + 6 * times;
data_in <= seg_cnt_data4;
bite <= bite + 1;
end
'd5: begin
addr <= 2'd5 + 6 * times;
data_in <= seg_cnt_data5;
bite <= bite + 1;
end
default: ;
endcase
end
end
endmodule
```
请尝试使用上述代码,看看问题是否得到解决。
module ps2_1( input sys_clk, input sys_rst_n, input [7 : 0] in, output done ); // 代码量预计15行 endmodule
这是一个简单的 Verilog 模块,包含一个时钟输入 sys_clk,一个异步复位输入 sys_rst_n,一个 8 位数据输入 in,和一个输出信号 done。
代码如下:
```
module ps2_1(
input sys_clk,
input sys_rst_n,
input [7:0] in,
output done
);
// 代码实现
reg [7:0] counter = 0;
always @(posedge sys_clk or negedge sys_rst_n) begin
if (~sys_rst_n) begin
counter <= 0;
done <= 0;
end else begin
counter <= counter + 1;
if (counter == in) begin
done <= 1;
end
end
end
endmodule
```
这个模块的功能是:在输入的数据 in 等于计数器 counter 的值时,将输出信号 done 置为 1。计数器的初始值为 0,每经过一个时钟周期就加 1。在复位信号 sys_rst_n 为低电平时,将计数器和输出信号都清零。
相关推荐
![rar](https://img-home.csdnimg.cn/images/20210720083606.png)
![](https://csdnimg.cn/download_wenku/file_type_ask_c1.png)
![](https://csdnimg.cn/download_wenku/file_type_ask_c1.png)
![](https://csdnimg.cn/download_wenku/file_type_ask_c1.png)
![](https://csdnimg.cn/download_wenku/file_type_ask_c1.png)
![](https://csdnimg.cn/download_wenku/file_type_ask_c1.png)
![](https://csdnimg.cn/download_wenku/file_type_ask_c1.png)
![](https://csdnimg.cn/download_wenku/file_type_ask_c1.png)
![](https://csdnimg.cn/download_wenku/file_type_ask_c1.png)
![](https://csdnimg.cn/download_wenku/file_type_ask_c1.png)
![](https://csdnimg.cn/download_wenku/file_type_ask_c1.png)
![](https://csdnimg.cn/download_wenku/file_type_ask_c1.png)
![](https://csdnimg.cn/download_wenku/file_type_ask_c1.png)
![](https://csdnimg.cn/download_wenku/file_type_ask_c1.png)