pcf8951把三个输入信号进行ad转换，然后通过uart串口通信把三个数据按照in0、in1、in2的顺序在电脑上显示，Verilog

下面是一个简单的 Verilog 代码，用于实现将三个输入信号进行 AD 转换，并通过 UART 串口通信将数据发送到电脑上。

module ad_uart(
    input clk,        //时钟信号
    input rst,        //复位信号
    input [2:0] ad_in,//AD输入信号
    output reg [7:0] uart_out //UART输出信号
);

reg [9:0] cnt;         //计数器，用于波特率控制
reg [2:0] ad_data[2:0];//存储AD转换后的数据
reg [2:0] ad_sel;      //选择当前进行AD转换的信号

//时钟分频，生成1ms的时间间隔
reg [9:0] clk_cnt;
reg [9:0] baud_cnt;

parameter BAUD_RATE = 9600;  //波特率

assign uart_out = cnt == 0 ? 0 : ad_data[ad_sel];

//AD转换
always @(posedge clk) begin
    if (rst) begin
        ad_sel <= 0;
        ad_data[0] <= 0;
        ad_data[1] <= 0;
        ad_data[2] <= 0;
    end else begin
        case (ad_sel)
            0: ad_data[0] <= ad_in;
            1: ad_data[1] <= ad_in;
            2: ad_data[2] <= ad_in;
        endcase
        
        ad_sel <= ad_sel + 1;
        if (ad_sel == 3) ad_sel <= 0;
    end
end

//UART通信
always @(posedge clk) begin
    if (rst) begin
        cnt <= 0;
        clk_cnt <= 0;
        baud_cnt <= 0;
    end else begin
        //时钟分频，生成1ms的时间间隔
        clk_cnt <= clk_cnt + 1;
        if (clk_cnt == 50000) begin
            clk_cnt <= 0;
            baud_cnt <= baud_cnt + 1;
            if (baud_cnt == 1000/BAUD_RATE) begin
                baud_cnt <= 0;
                cnt <= cnt + 1;
                if (cnt == 3) cnt <= 0;
            end
        end
    end
end

endmodule

该代码中，通过使用计数器实现了波特率控制，在每个时间间隔内依次输出三个 AD 转换后的数据。同时，在进行 AD 转换时，通过选择不同的信号进行转换，并存储在 `ad_data` 数组中。最后，将 `ad_data` 数组中的数据依次输出到 UART 串口上。

注意：该代码仅供参考，具体实现可能需要根据实际需求进行调整。