verilog 循环左移

Verilog 中可以使用位移运算符 << 实现循环左移操作。例如，将一个 8 位的向量 a 左移 3 位并赋值给另一个向量 b，可以使用以下代码：

b = {a[2:0], a[7:3]};

这里将向量 a 的最低 3 位和最高 5 位分别放在了向量 b 的最高和最低位置，实现了循环左移 3 位的操作。