根据上述代码写出仿真代码

以下是写有仿真代码的示例：

module vlg_trig_tb;
  reg i_clk;
  reg i_rst_n;
  reg i_clk_en;
  wire o_trig;

  vlg_trig dut (
    .i_clk(i_clk),
    .i_rst_n(i_rst_n),
    .i_clk_en(i_clk_en),
    .o_trig(o_trig)
  );

  initial begin
    i_clk = 0;
    i_rst_n = 0;
    i_clk_en = 0;
    #10; // 等待 10 个时间单位
    i_rst_n = 1;
    i_clk_en = 1;
    repeat (200) begin // 运行 200 个时钟周期
      #5;  // 等待 5 个时间单位
      i_clk = ~i_clk; // 切换时钟信号
    end
    $finish; // 结束仿真
  end

endmodule

在这个仿真代码中，我们使用了一个 `initial` 块，在仿真开始时初始化了输入信号 `i_clk`、`i_rst_n` 和 `i_clk_en`。然后等待 10 个时间单位后，将 `i_rst_n` 和 `i_clk_en` 设置为 1，启动仿真。在仿真期间，我们使用 `repeat` 命令运行 200 个时钟周期，并在每个时钟周期之间等待 5 个时间单位。在每个时钟周期上升沿时，我们切换时钟信号 `i_clk` 的值。最后，我们使用 `$finish` 命令结束仿真。

我们还需要为仿真代码添加一些语句，以便检查输出触发信号的正确性。可以使用 `$display` 或 `$monitor` 命令输出模块的输出信号。例如，我们可以添加以下语句来输出触发信号 `o_trig` 的值：

always @(posedge i_clk) begin
  $display("o_trig = %b", o_trig);
end

这个语句将在每个时钟上升沿时输出触发信号的值。我们还可以使用 `$dumpfile` 和 `$dumpvars` 命令生成波形文件，以便更好地分析仿真结果。