用Verilog语言编写实现以下功能的程序

以下是使用Verilog语言编写实现以下功能的程序的示例代码：

1. 4位加法器

module adder_4bit(input [3:0] A, B, output [3:0] S);
    assign S = A + B;
endmodule

2. 4位比较器

module comparator_4bit(input [3:0] A, B, output reg E);
    always @(A or B) begin
        if (A == B) begin
            E = 1;
        end else begin
            E = 0;
        end
    end
endmodule

3. 4位移位寄存器

module shift_register_4bit(input [3:0] D, input CLK, input RST, output reg [3:0] Q);
    always @(posedge CLK) begin
        if (RST) begin
            Q <= 4'b0;
        end else begin
            Q <= {Q[2:0], D};
        end
    end
endmodule

4. 4位计数器

module counter_4bit(input CLK, input RST, output reg [3:0] Q);
    always @(posedge CLK) begin
        if (RST) begin
            Q <= 4'b0;
        end else begin
            Q <= Q + 1;
        end
    end
endmodule

这些示例代码可以帮助你理解如何使用Verilog语言编写实现不同功能的程序。需要注意的是，这些代码仅供参考，实际应用中需要根据具体需求进行修改和完善。