我需要一个Quarter代码：利用 FPGA 设计按键计数器电路，要求电路具有按键增加和复位功能，最 高计数可到 99，同时具备按键消抖功能。

好的，以下是一个基于 Verilog 的 Quartus 代码示例，实现了按键计数器电路的功能，包括按键增加和复位功能、最高计数可到 99、按键消抖等。

module counter(
    input clk, // 时钟信号
    input rst, // 复位信号
    input btn_inc, // 计数增加按键信号
    input btn_rst, // 计数复位按键信号
    output reg [6:0] count // 计数器变量
);

// 消抖电路
reg [1:0] cnt_debounce;
reg btn_inc_db;
reg btn_rst_db;

always @(posedge clk) begin
    if (cnt_debounce == 2'b11) begin
        // 消抖完成，更新按键状态
        btn_inc_db <= btn_inc;
        btn_rst_db <= btn_rst;
    end else begin
        // 消抖中，计数器加一
        cnt_debounce <= cnt_debounce + 1;
        btn_inc_db <= 0;
        btn_rst_db <= 0;
    end
end

// 计数器逻辑
always @(posedge clk or posedge rst) begin
    if (rst) begin
        // 复位计数器
        count <= 7'd0;
    end else if (btn_rst_db) begin
        // 按下复位按键，清零计数器
        count <= 7'd0;
    end else if (btn_inc_db && count < 7'd99) begin
        // 按下计数增加按键，计数器加一
        count <= count + 7'd1;
    end
end

endmodule

该代码定义了一个名为 `counter` 的模块，包括时钟信号 `clk`、复位信号 `rst`、计数增加按键信号 `btn_inc`、计数复位按键信号 `btn_rst` 以及计数器变量 `count`。其中，`count` 为 7 位二进制数，可以表示 0-99 的所有计数值。

在模块内部，首先实现了一个简单的消抖电路，通过计数器 `cnt_debounce` 和状态变量 `btn_inc_db`、`btn_rst_db` 来实现按键消抖功能。当 `cnt_debounce` 计数器计数到 2 时，认为消抖完成，此时更新按键状态。

接着，使用 `always` 块实现了计数器逻辑。当复位信号 `rst` 为高电平时，计数器被清零。当计数复位按键信号 `btn_rst_db` 为高电平时，计数器被清零。当计数增加按键信号 `btn_inc_db` 为高电平时，且当前计数值小于 99 时，计数器加一。

以上就是一个基于 Verilog 的 Quartus 代码示例，实现了按键计数器电路的功能，包括按键增加和复位功能、最高计数可到 99、按键消抖等。