verilog三个数排序

以下是一个简单的 Verilog 代码，实现对三个数进行排序：

module sort3(input [7:0] a, b, c,
             output reg [7:0] x, y, z);

always @(*) begin
    if (a >= b && a >= c) begin
        x = a;
        if (b >= c) begin
            y = b;
            z = c;
        end else begin
            y = c;
            z = b;
        end
    end else if (b >= a && b >= c) begin
        x = b;
        if (a >= c) begin
            y = a;
            z = c;
        end else begin
            y = c;
            z = a;
        end
    end else begin
        x = c;
        if (a >= b) begin
            y = a;
            z = b;
        end else begin
            y = b;
            z = a;
        end
    end
end

endmodule

在这个模块中，输入 `a`，`b` 和 `c` 是三个需要排序的数，输出 `x`，`y` 和 `z` 则是按从大到小排序后的三个数。这个模块使用了一个简单的 if-else 结构，通过比较大小来进行排序。