verilog 写超声波测距

下面是一个基于Verilog的超声波测距的代码示例：

module ultrasonic(input clk, input trig, output reg [15:0] distance);

reg [15:0] counter;
reg measure;

always @(posedge clk) begin
    if (trig) begin
        counter <= 0;
        measure <= 1;
    end else begin
        if (measure) begin
            counter <= counter + 1;
            if (counter >= 10) begin
                measure <= 0;
                distance <= counter * 8 / 58; // 超声波速度为 340m/s，每58us传输1cm，因此每8us传输1mm
            end
        end
    end
end

endmodule

该模块接收时钟信号 `clk` 和触发信号 `trig`，并输出距离值 `distance`。当触发信号为高电平时，计数器 `counter` 和测量标志 `measure` 被重置。当触发信号为低电平时，如果测量标志为高电平，则计数器递增，直到计数器达到一定值（这里设定为10个时钟周期），测量标志被置为低电平，距离值被计算并输出。该模块假设超声波的速度为 340m/s，每58us传输1cm，因此每8us传输1mm。